本文首先分析并使用Verilog硬件描述语言设计实现1位全加器，再在此基础上逐层搭建4位，16位加法器并分析最大时延问题。